JARINGAN LOGIKA KOMBINASIONAL (1 / 2)

- Suatu jaringan diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja.
– Suatu jaringan diklasifikasikan sequential jika ia memiliki sifat keluarannya ditentukan oleh tidak cukup masukkan eksternal tetapi juga oleh kondisi sebelumnya.

MODEL JARINGAN KOMBINASIONAL

Dengan:
F1 = F1 (i1, I2, … In; t1 = F1 setelah? T1
F2 = F2 (i1, I2, … In; t2 = F2 setelah? T2
– – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – – -
Fn = Fn (i1, I2, … In; tn = Fn setelah? Tn
F (kapital) = Sinyal alam semesta dengan asumsi tidak ada delay.
t (kecil) = Sifat dinamis dari sinyal yang dapat berubah selama interval waktu? t.
PROSEDUR PERANCANGAN
a. Pokok permasalahan sudah ditentukan yaitu jumlah input yang dibutuhkan dan jumlah output tertentu.
b. Susun kedalam tabel kebenaran (Truth Table).
c. Kondisi Jangan care dapat diikut sertakan saat tidak mempengaruhi output.
Decoder
Decoder adalah jaringan kombinasi yang akan memilih salah satu keluaran sesuai dengan konfigurasi input. Decoder memiliki n input dan 2 ^ n output.
Blok Diagram Decoder.
decoder 2to4
Tabel Kebenaran

JARINGAN LOGIKA

Untuk merencanakan jaringan kombinasional dapat digunakan Decoder dan eksternal OR gate (jaringan kombinasi n – input dan m-output dapat diimplementasikan dengan n to 2 ^ n line decoder dan m – OR gate).
Contoh .
Implementasikan suatu Full Adder dengan memakai Decoder dan 2 gerbang OR
Jawab:
Sum = A + B + Cin =? 1,2,4,7
Carry out = (A + B) Cin + AB =? 3,5,6,7
Gambar Jaringan Logika 3 t0 8

Encoder
Encoder adalah jaringan kombinasi yang merupakan kebalikan dari Decoder yaitu manghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki 2 ^ n input dan n output.
Tabel kebenaran Encoder 4 to 2

Multiplexer (MUX)
Blok Diagram Logika Mux
PROSEDUR PERANCANGAN JARINGAN KOMBINASIONAL DENGAN MUX
1. Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya.
2. Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai address / selector.
3. Buat tabel Implementasi dan Lingkari nomor Mintermnya yang sesuai dengan outputnya.
4. Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya input Mux adalah berlogika 0
5. Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.
Contoh!
Implementasikan F (ABC) =? 1,3,5,6 dengan Mux (4x 1).
Jawab:
Catatan .
Input Variabel A diambil sebagai data sedangkan B dan C sebagai address.
Demultiplexer (DEMUX)
Blok Diagram Logika DEMUX

About these ads
By andriyanawahyuni93

Berikan Balasan

Isikan data di bawah atau klik salah satu ikon untuk log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Logout / Ubah )

Twitter picture

You are commenting using your Twitter account. Logout / Ubah )

Facebook photo

You are commenting using your Facebook account. Logout / Ubah )

Google+ photo

You are commenting using your Google+ account. Logout / Ubah )

Connecting to %s